# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-139558

(43) Date of publication of application: 27.05.1997

(51)Int.Cl.

H05K 1/03 H05K 3/46

(21)Application number: 07-298208

(71)Applicant : HITACHI LTD

(22)Date of filing:

16.11.1995

(72)Inventor: ITABASHI TAKESHI

TAKAHASHI AKIO

YOSHIMURA TOYOFUSA


WATANABE RYUJI
OGOSHI YUKIO
SUZUKI HITOSHI
SUZUKI MASAHIRO
HIRANO TOSHINORI

### (54) BARE CHIP MOUNTING BOARD

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a mounting board of high reliability wherein IC's to be used in an electronic computer, a work station, etc., are directly mounted, and the thermal expansion coefficient is controlled.

SOLUTION: Conductor wiring is directly formed on the surface of an organic polymer film 1 wherein the coefficient of linear thermal expansion is  $-5 \times 10-6/K-5 \times 10-6/K$  and the elastic modulus (Young's modulus) is at least 7GPa. The organic polymer films having conductor wiring are laminated via adhesive films 2 whose elastic modulus (Young's modulus) is at most 7GPa. The conductor wirings of the respective layers are electrically connected by using through holes 4 or non-penetrating holes which are turned into conductor. IC chip's 8 are directly connected with the conductor wiring formed on the organic polymer film surface and mounted thereon.



#### **LEGAL STATUS**

[Date of request for examination]

24.08.1999

[Date of sending the examiner's decision of

10.02.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出顧公開番号

# 特開平9-139558

(43)公開日 平成9年(1997)5月27日

(51) Int.Cl.*		識別配号	庁内整理番号	ΡI			技術表示箇所
H05K	1/03	610	7511-4E	H05K	1/03	610N	
	3/46				3/46	Q	

### 審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出願番号	特顧平7-298208	(71)出顧人 000005108
		株式会社日立製作所
(22)出顧日	平成7年(1995)11月16日	東京都千代田区神田駿河台四丁目6番地
		(72)発明者 板橋 武之
		茨城県日立市大みか町七丁目1番1号 株
		式会社日立製作所日立研究所内
		(72)発明者 高橋 昭雄
		茨城県日立市大みか町七丁目1番1号 株
		式会社日立製作所日立研究所内
		(72)発明者 吉村 豊房
		茨城県日立市大みか町七丁目1番1号 株
		式会社日立製作所日立研究所内
		(74)代理人 弁理士 高橋 明夫 (外1名)
		最終頁に続く


## (54)【発明の名称】 ペアチップ実装基板

#### (57)【要約】

【課題】電子計算機、ワークステーション等に使用されるICを直接搭載した、熱膨張係数が制御された高信頼性のベアチップ実装基板の提供にある。

【解決手段】線熱膨張係数が-5×10~/K~5×10~/K、弾性率(ヤング率)が7GPa以上の有機高分子フィルム1の表面に直接導体配線3が形成されており、該導体配線付き有機高分子フィルムが弾性率(ヤング率)7GPa以下の接着フィルム2を介して多層化され、各層の導体配線が導体化された貫通孔4、または、非貫通孔により電気的に接続されており、前配有機高分子フィルム表面に形成された導体配線に1Cチップ8が直接接続,搭載されていることを特徴とするベアチップ実装基板。

図 1



1…フィルム 2…接着フィルム 3…導体配線 4…スルーホール 7…チップ接合用バンプ 8…ICチップ

### 【特許請求の範囲】

【請求項1】 線熱膨張係数が-5×10ペ/K~5× 10~ / K、弾性率 (ヤング率) が7GPa以上の有機 商分子フィルムの表面に直接導体配線が形成されてお り、該導体配線付き有機高分子フィルムが弾性率(ヤン グ率) 7 G P a 以下の接着フィルムを介して多層化さ れ、各層の導体配線が導体化された貫通孔、または、非 貫通孔により電気的に接続されており、前記有機高分子 フィルム表面に形成された導体配線にICチップが直接 基板。

【請求項2】 線熱膨張係数が-5×10~1/K~5× 10~/K、弾性率(ヤング率)が7GPa以上の有機 商分子フィルムの表面に直接導体配線が形成されてお り、該導体配線付き有機高分子フィルムが弾性率(ヤン グ率) 7 GPa以下の接着フィルムを介して、表面に導 体配線を有するセラミック基板に積層され、セラミック 表面を含めた各層の導体配線が導体化された貫通孔、ま たは、非貫通孔により電気的に接続されており、積層さ れた最上面の有機高分子フィルム表面に形成された導体 20 基板であって、 配線にICチップが直接接続、搭載されていることを特 徴とするベアチップ実装基板。

【請求項3】 線熱膨張係数が-5×10ペ/K~5× 10~/K、弾性率(ヤング率)が7GPa以上の有機 高分子フィルムの表面に直接導体配線が形成されてお り、該導体配線付き有機高分子フィルムが弾性率(ヤン グ率) 7 G P a 以下の接着フィルムを介して支持基板上 に多層化接着され、該多層化された各層の導体配線が導 体化された貫通孔、または、非貫通孔により電気的に接 続され、該多層化された最上面の有機高分子フィルム表 30 【数1】 面に形成された導体配線にICチップが直接接続、搭載※

\*されていることを特徴とするベアチップ実装基板。

【請求項4】 前記 I Cチップが接続されていない導体 配線に、はんだボールが形成されている請求項1,2ま たは3に記載のベアチップ実装基板。

【請求項5】 前記有機高分子フィルムが芳香族ポリア ミドである請求項1、2または3に記載のベアチップ実 装基板。

【請求項6】 前記有機高分子フィルムが芳香族ポリア ミド、低熱膨張性ポリイミド、ポリベンズイミダゾール 接続、搭載されていることを特徴とするベアチップ実装 10 から選ばれ、前記接着フィルムが熱硬化型エポキシ系樹 脂フィルム、熱可塑性ポリイミド樹脂フィルム、ポリイ ミド/エポキシの混合物よりなるフィルム、ポリイミド /ピスマレイミドの混合物よりなるフィルムから選ばれ る接着フィルムである請求項1、2または3に記載のべ アチップ実装基板。

> 【請求項7】 有機高分子フィルム表面に直接導体配線 が形成されており、該導体配線付き有機高分子フィルム が接着フィルムを介して多層化した多層配線基板上に、 ICチップが直接接続,搭載されているベアチップ実装

> 前記有機高分子フィルムの線熱膨張係数をα, [K ~1],前記有機髙分子フィルムの多層配線基板内に占め る体積分率をx1、ヤング率(弾性率)をE1、導体配線 を形成する導体物質の線熱膨張係数をα,, 導体配線の 多層配線基板内に占める体積分率をx,, ヤング率 (弾 性率)をE、多層化後の前記接着フィルムの線熱膨張 係数をα, 多層化後の接着フィルムの多層配線基板内 に占める体積分率をx,, ヤング率(弾性率)をE,とし た場合、

$$\alpha = \frac{(\alpha_1 \times \mathbf{x}_1 \times \mathbf{E}_1) + (\alpha_2 \times \mathbf{x}_2 \times \mathbf{E}_2) + (\alpha_3 \times \mathbf{x}_3 \times \mathbf{E}_3)}{(\mathbf{x}_1 \times \mathbf{E}_1) + (\mathbf{x}_2 \times \mathbf{E}_2) + (\mathbf{x}_3 \times \mathbf{E}_3)}$$

αが10×10~/K以下であることを特徴とするベア チップ実装基板。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] 本発明は、電子計算機、ワー クステーション等に使用される I Cを直接配線基板上に 40 る。 搭載したベアチップ実装基板に係り、特に、熱膨張係数 を制御した信頼性の高いベアチップ実装基板に関する。 [0002]

【従来の技術】近年の電子機器の高速化、小型化に伴 い、ICを配線基板上に直接搭載するベアチップ実装基 板の開発に対する要求が高まりつつある。

【0003】従来、IC間を電気的に接続する配線基板 上への実装方法としては、ICを樹脂で完全にモールド し、その樹脂の下面あるいは4側面よりリード端子を出 した「Cチップ部品が使用されている。

【0004】しかし、この方法ではリード端子の多ピン 化に限界が有り、配線が高密度化されたICには対応困 難な状況になりつつある。また、リード端子を形成する ととによる信号電送の遅延も無視できず、モールドとリ ード端子を必要としないベアチップ実装が注目されてい

【0005】配線基板上にICを直接搭載するベアチッ ブ実装方式には、ICの電極端子と配線基板の電極端子 とを、金属ワイヤで接続するワイヤボンディング方式 と、IC電極上にバンブ状の接合用金属を形成し、との バンプを介して接続するフリップチップ方式があるが、 高密度実装と云う点でフリップチップ方式が優れてい

【0006】とのフリップチップ実装を実現する上で、 ICチップと配線基板との熱膨張差を小さくすること 50 が、信頼性を確保する上で非常に重要になる。即ち、 [

Cを構成するシリコンの線熱膨張係数は約3×10ペン K程度なので、それを搭載する配線基板も同程度の線熱 膨張係数を有するものにする必要がある。

【0007】とのような配線基板として、アルミナ、窒 化珪素、ガラスセラミック等のセラミック配線基板があ るが、セラミック配線基板は配線の高密度化が困難であ り、狭ピッチで電極が配置されているICをフリップチ ップで実装するには適さない。また、セラミック材料は 比誘電率が大きいため、髙速電送を達成できないと云う 問題がある。

【0008】上記課題に対し、積層燒結したセラミック 基板上にポリイミド等の有機絶縁膜を形成し、CuやA 1の導体層を薄膜プロセスで形成した薄膜・厚膜混成基 板が提案されている。

【0009】一般的にポリイミド等の有機絶縁膜の比誘 電率はセラミックより小さく、低抵抗のCuやAlを配 線に用いることにより信号伝送の高速化と、半導体プロ セス適用による高密度化を達成できる。

【0010】薄膜・厚膜混成基板を形成する従来技術の 基本的プロセスは以下のようである。先ず、セラミック 基板上にポリイミド等のワニスをスピンコートし、加熱 硬化させて有機層間絶縁膜を得る。次いで、レーザある いはドライエッチング等によりピアホールを形成し、ス パッタや蒸着によりビアホール内および有機層間絶縁膜 表面に導体層を形成する。その後、有機層間絶縁膜上の 導体層表面にフォトレジストを形成して露光、現像によ り配線パターンを形成する。このフォトレジストを介し 導体層をウエットエッチング後、レジストを剥離すると 所定の導体配線を得ることができる。これに再びワニス をスピンコートし、上記工程を繰り返すことによって多 30 層化するものである。

【0011】しかし、上記の従来技術では有機層間絶縁 膜をワニスのスピンコートで形成するため、1回の塗布 で形成できる絶縁膜の厚さは5μm程度で、セラミック 基板表面の凹凸やボイド、下地絶縁層と導体配線の段差 等のカバレッジ性が不十分で、歩留まり低下の原因とな っていた。

【0012】従って、配線基板の層間絶縁信頼性やイン ピーダンスを考慮すると、通常、数回繰り返し塗布する 必要があり、スループット低下をもたらすと云う問題が あり、絶縁層のフィルム化が切望されていた。

【0013】また、別の方法として配線が形成されたポ リイミドフィルムを一括積層し、スルーホール部を熱圧 着する方法が特開昭63-274199号公報に開示さ れている。このプロセスはスループット時間を短縮する 上で効果的ではあるが、一般にポリイミドシートは熱膨 張係数が18×10~ / K程度と大きく、弾性率も7G Pa程度と大きめであるため、熱膨張係数の小さなセラ ミック等の無機化合物よりなる配線基板上に積層した場 合、両者の熱膨張係数の差に基づく基板の反り等に基づ 50 実装の大きな弊害となる。

く内部応力の蓄積が問題となる。従って、薄膜配線部分 の多層化には限界があり、せいぜい10層程度までであ

【0014】また、10届以下の薄膜配線を形成した配 線基板においても、搭載する裸のIC(ベアチップ)の 熱膨張係数が、通常、3×10~1/K程度と小さいた め、薄膜配線層の層間絶縁膜として熱膨張係数の大きな ポリイミドシートを用いた場合には、ICと配線基板と の間の熱膨張係数の差から、接続信頼性が著しく低下す 10 ると云う問題がある。

【0015】有機層間絶縁膜を多層化した配線基板の熱 膨張係数を小さくする方法として、ほぼ全面に配線導体 層のシールド層を、熱膨張係数が小さく、かつ、弾性率 が100GPa以上のW. Mo, Fe-Ni系合金、ま たは、Fe-Ni-Co系合金で形成することで、配線 基板全体の熱膨張係数を1×10~/K以下にすると云 う方法が特開平6-53684号公報に開示されてい る。

【0016】しかし、この方法は熱膨張係数の大きな有 機層間絶縁膜の熱膨張を、シールド層で押さえ込むと云 う発想であるため、例えば、信号配線層2層に対しシー ルド層1層を必ず挿入しなければならないと云う配線基 板の設計上に制約がある。

【0017】さらに、多層配線基板の熱膨張係数を小さ くする他の方法として、海島構造を有する絶縁層を用い る方法が特開平7-86710号公報に開示されてい る。ととで用いられる絶縁層はガラス繊維の繊布補強材 や無機フィラーを樹脂で含浸している。しかし、こうし たガラス繊維や無機フィラーを用いた場合には、絶縁層 の加工性が著しく低下すると云う問題が生じる。との加 工性の低下は、後述するように多層基板の高密度化にお いて致命的な欠点となる。

【0018】また、線熱膨張係数の小さな芳香族ポリア ミドを用いたフレキシブルプリント基板が特開平3-6 0181号公報に開示されているが、これは片面もしく は両面に導体配線を設けた配線基板で多層化したもので はない。このようなフレキシブルブリント基板を従来法 により多層化する場合には、接着材と導体配線のヤング 率(弾性率)と線熱膨張係数が大きいため、多層化した 配線基板の全体の線熱膨張係数はチップ実装には適さな い大きなものとなってしまう。

[0019]

【発明が解決しようとする課題】セラミック基板上ある いはシリコンウエファ上に線熱膨張係数の大きな有機絶 縁膜を形成し、薄膜配線層を形成した多層配線基板は、 セラミック基板あるいはシリコンウエファと有機層間絶 縁膜の熱膨張差が大きいため内部応力が増大して基板に 反りや割れを生じる。<br />
基板の反りは、配線パターンの精 度低下やパターンの位置ずれの原因となり、ベアチップ

【0020】また、低熱膨張金属をシールド層に用いて 基板全体の熱膨張係数を小さくする方法では配線基板の 設計が制限され問題となる。

【0021】さらに、有機層間絶縁膜の熱膨張係数を下 げる方法としての、ガラス繊維や無機化合物の微粒子等 からなるフィラを有機高分子フィルム内に混入させる方 法では、有機層間絶縁膜の上下に形成される導体層の電 気的接続を行うピアホールの加工時に、ガラス繊維やフ ィラが障害となりレーザやドライエッチングによる微細 穴空け加工ができないと云う問題が生じる。現状ではと 10 のような材料の穴空け加工はドリル加工を行う以外に方 法が無く、これでは穴径の微細化、配線の高密度化を図 る上で障害となり、高密度な導体接続が要求されるベア チップ実装基板には適さない。

【0022】本発明の目的は、電子計算機、ワークステ ーション等に使用されるICを直接搭載するベアチップ 実装基板として、特に、熱膨張係数が制御された信頼性 の高い高密度実装用のベアチップ実装基板の提供にあ る。

#### [0023]

【課題を解決するための手段】本発明は、上記課題を解 決するためになされたもので、その要旨は以下のとおり である。

【0024】線熱膨張係数が-5×10~/K~5×1 0~1/K、弾性率(ヤング率)が7GPa以上の有機高 分子フィルムの表面に直接導体配線が形成されており、 該導体配線付き有機高分子フィルムが弾性率(ヤング 率) 7GPa以下の接着フィルムを介して多層化され、 各層の導体配線が導体化された貫通孔、または、非貫通 孔により電気的に接続されており、前記有機髙分子フィ\*30 【数2】

\*ルム表面に形成された導体配線に | Cチップが直接接 続、搭載されていることを特徴とするベアチップ実装基 板。

【0025】とのときの接着層の線熱膨張係数は、多層 化した配線基板全体としての線熱膨張係数が10×10 ~ / K以下となる範囲でよいが、これは多層基板中に占 める接着層の体積分率により決まる。線熱膨張係数が1 0×10ペ/K以下とした配線基板はICチップの線熱 膨張係数に近いため、接続信頼性が高い。

【0026】有機層間絶縁膜となる有機高分子フィルム は、芳香族ポリアミド、低熱膨張性ポリイミド、ポリベ ンズイミダゾールから選ばれ、該フィルム中にはガラス 繊維やフィラを含まない。

【0027】上記ベアチップ実装基板は、多層化された 配線基板をセラミック基板あるいはシリコンウエファ等 の無機化合物基板上に積層接着したものでもよい。

【0028】上記ベアチップ実装基板のICチップが接 続されていない導体配線には、接続用のはんだボールが 形成されていてもよい。

20 【0029】また、前記有機高分子フィルムの線熱膨張 係数をα, [K-1], 前記有機高分子フィルムの多層配 線基板内に占める体積分率を x1, ヤング率 (弾性率) をE1、導体配線を形成する導体物質の線熱膨張係数を α., 導体配線の多層配線基板内に占める体積分率を x1. ヤング率(弾性率)をE1. 多層化後の接着フィル ムの線熱膨張係数をα,,多層化後の接着フィルムの多 層配線基板内に占める体積分率をx1、ヤング率(弾性 率)をE,とした場合、

[0030]

$$\alpha = \frac{(\alpha_1 \times x_1 \times E_1) + (\alpha_2 \times x_2 \times E_2) + (\alpha_3 \times x_3 \times E_3)}{(x_1 \times E_1) + (x_2 \times E_2) + (x_3 \times E_3)}$$

【0031】αが10×10~°/K以下としたベアチッ プ実装基板にある。

#### [0032]

【発明の実施の形態】図1に本発明のベアチップ実装基 板の一例である模式断面図を示す。前記の低熱膨張と髙 弾性率を有する有機高分子のフィルム1を、前記の低弾 性率の接着フィルム2を介して多層化積層接着し、導体 40 配線3はフィルム1上に形成されている。 さらにその上 面にはICチップがフリップチップ法により実装されて いる。

【0033】本発明のベアチップ実装基板は、熱膨張係 数が小さく弾性率の大きな有機高分子フィルム1が、弾 性率の小さな接着フィルム2の熱膨張を拘束することに より、基板全体の熱膨張を抑さえるため、ICチップが 直接搭載できるのである。この有機高分子のフィルム1 としては、芳香族ポリアミド、低熱膨張性ポリイミド、 ポリベンズイミダゾールのフィルムを用いることができ 50 る。

【0034】また、上記の多層化した配線基板を、熱膨 張係数の小さな無機化合物からなる基板上に接着して も、熱膨張差による剥離やクラック等の発生を防止する ことができる。その一例として、図3にセラミックと導 体配線よりなる厚膜配線基板5上に有機髙分子のフィル ム1を接着フィルム2を介して多層化し、さらにその上 面にICチップ8をフリップチップ法により実装したべ アチップ実装基板の模式断面図を示す。

【0035】セラミック基板5上に形成された、多層配 線層の熱膨張係数は10×10~1/K以下であるため、 ICチップとの熱膨張差およびセラミック基板との熱膨 張差が共に小さいため、接続信頼性の高いベアチップ実 装基板が得られる。さらに、多層配線層とセラミック基 板との熱膨張差が小さいため、従来10層程度が限界と 考えられていた多層化限界を大幅に改善することができ

【0036】本発明は、前記数2式で示すように、有機 高分子フィルムと導体配線材料、接着フィルムの各体積 分率と物性値の制御も重要である。

[0037]

【実施例】

〔実施例 1〕図3は本実施例により得られた配線基板 の模式断面図である。両面に膜厚5μmの銅箔の付いた 芳香族ポリアミドのフィルム1の銅箔上に、感光性レジ\* た。本実施例で用いた芳香族ポリアミドフィルムは、表 1に示す8種類である。なお、ことで用いた芳香族ポリ アミドはポリパラフェニレンテレフタルアミドである が、分子配向性の違いにより熱膨張係数および弾性率が 異なっている。

R

[0038]

【表1】

表

	配線基板 *			
厚さ	線膨張係数	弹性率	銅配線面積率(%)	線膨張係数
(µm)	(×10 <sup>-6</sup> /K)	(GPa)	〔体積分率〕	$(\times 10^{-6}/K)$
10	-5.0	7	10 [5.0]	9.5
10	-5.0	15	10 (5.0)	3.6
2 5	2.8	7	10 (2.9)	9.8
25	2.8	15	10 [2.9]	6.5
50	2.8	7	10 (1.7)	6.9
50	2.8	15	10 (1.7)	5.0
50	5.0	7	10 [1.7]	8.7
50	5.0	15	10 (1.7)	6.8

\*12層多層化後

【0039】次に、塩化鉄の塩酸酸性エッチング液(塩 **化鉄(III)10g/1、塩酸0.6N)を用いてフィル** ム1の両面に導体配線3として銅配線パターンを形成し た。これらの銅配線面積率は両面それぞれ約10%であ る。

【0040】とれらの銅配線を形成したフィルムに、ポ リイミドとピスマレイミドの重量混合比1:1の混合物 からなる接着フィルム2を介在させて250℃,15M Paで1時間加熱,圧着し、多層化(12層)した。な 30 の高いベアチップ実装基板を得ることができた。 お、接着フィルム2の膜厚は10 μm、熱膨張係数53 ×10~ / K、弾性率2.4 GP a であり、200 ℃に て1時間加熱しイミド化した半硬化状態のフィルムを用

【0041】芳香族ポリアミドフィルムを12層積層し た時の各多層配線基板の熱膨張係数を、熱物理試験器 (TMA)を用いて測定した結果を表1に併せて示す。 とれらの熱膨張係数はいずれも10×10ペ/K以下で あり、熱膨張係数が小さく弾性率の大きな芳香族ポリア ミドフィルムにより、配線基板全体の熱膨張が抑制され 40 成した。このピアホール6は、アルミナセラミック配線 ていることが分かる。

【0042】次に、これらの多層配線基板の層間の電気 的接続を得るため、エキシマレーザによりスルーホール 4を形成後、感光性レジストを形成し、露光、現像によ りスルーホール部以外をレジストで覆った。パラジウム コロイドよりなるめっき触媒液を用いて、公知の方法で 該多層基板にめっき触媒を付与し、レジストを剥離後、 無電解銅めっきによりスルーホール内部を導体化した。 との時の銅めっきの厚さは10μmとした。

【0043】その後、半田パンプを形成したICチップ 50 に、この上面に芳香族ポリアミドフィルムを接着フィル

8を直接、該配線基板上に実装した。これら | Cを直接 接続,搭載した実装基板を、−65℃~+150℃のヒ ートサイクル試験を100回行った。

【0044】その結果、熱膨張係数の差に基づく層間の 剥離、クラック等の発生は認められなかった。さらに、 該実装基板に、電気特性測定用のテストプローブを当 て、電気的応答信号試験を行った。その結果、ヒートサ イクル試験前後での変化はほとんど認められず、信頼性

【0045】〔実施例 2〕本実施例により得られたべ アチップ実装基板の模式断面図を図2に示した。

【0046】実施例1で用いた芳香族ポリアミドフィル ムの両面の銅箔を、塩化鉄の塩酸酸性エッチング液を用 いて完全に除去した後、実施例1と同じ接着フィルム2 を用いてアルミナセラミック配線基板5上に接着した。 【0047】次に、マスク投影法でエキシマレーザによ り芳香族ポリアミドフィルム/接着フィルムの2層構造 からなる絶縁層に、直径30μmφのピアホール6を形 基板5の表面の導体ランド上に位置精度良く形成され た。次にピアホール6の底部より無電解銅めっきを析出 させて、ビアホール6内を完全に銅で充填した。

【0048】次いで、芳香族ポリアミドフィルム表面に スパッタリング法により、Cr/Cu/Crの3層(そ れぞれ $0.05 \mu m / 5 \mu m / 0.05 \mu m$ ) からなる導 体膜を形成した。導体膜上に感光性レジストを形成し、 露光、現像により配線パターンを形成した後、エッチン グ法により3層導体よりなる信号配線を形成した。さら

ムを用いて接着し、同様なプロセスにより逐次多層化法 により6層の多層配線基板を作製した。

【0049】上記のフィルム1として熱膨張係数が小さ く、弾性率の大きな芳香族ポリアミドフィルムを用いて いるため、有機絶縁層の熱膨張が抑制され、アルミナセ ラミック基板に反りやクラック、層間剥離は認められな

【0050】また、-65℃~+150℃のヒートサイ クル試験を100回行なった後においてもクラック、層 間剥離は認められなかった。

【0051】 (実施例 3) 実施例1で得られた多層配 線基板を、実施例1と同じ接着フィルム2を用いてアル ミナセラミック基板、ガラスセラミック基板、ムライト セラミック基板上にそれぞれ接着し、さらにICチップ を直接搭載した。

【0052】各基板に反りやクラック、層間剥離は認め られなかった。また、-65℃~+150℃のヒートサ イクル試験を100回行なった後においてもクラック、 層間剥離は認められなかった。

【0053】 (実施例 4) 実施例1で得られた多層配 20 線基板を、実施例1と同じ接着フィルム2を用いてシリ コン基板上に接着し、さらにICチップを直接搭載し た。

【0054】シリコン基板にクラック、層間剥離は認め られなかった。また、-65℃~+150℃のヒートサ イクル試験を100回行なった後においてもクラック、 層間剥離は認められなかった。

【0055】 (実施例 5) 実施例2と同様にして、シ リコン基板上に多層配線基板を形成し、さらにICチッ ック、層間剥離は認められなかった。また、−65℃~ +150℃のヒートサイクル試験を100回行なった後 においてもクラック、層間剥離は認められなかった。

【0056】 (実施例 6) 実施例1で得られた多層配 線基板を、実施例1と同じ接着フィルム2を用いてアル ミニウム支持基板上に接着し、さらにICチップを直接 搭載した。との場合も、アルミニウム支持基板には反り や、多層配線基板にクラックは認められなかった。ま た、-65℃~+150℃のヒートサイクル試験を10 0回行なった後においてもクラックや、界面剥離は認め 40 られなかった。

【0057】〔実施例 7〕有機髙分子フィルムとし て、ポリイミドフィルムを用いた以外は実施例1と同様 な検討を行った。上記ポリイミドフィルムは、日立化成 工業社製PIQ-L100ワニスをガラス板上に塗布 し、加熱硬化したフィルムである。得られたフィルムの 膜厚は50μmであり、熱膨張係数は4.2×10~/ K、弾性率は7GPaであった。

【0058】得られた多層配線基板は、熱膨張係数が小 さく弾性率の大きなポリイミドフィルムにより、配線基 50 装置をより小型軽量化するととができる。

板全体の熱膨張が抑制されていることが分かった。

【0059】また、ICを直接搭載したベアチップ実装 基板は実施例1と同様に良好な信頼性を示した。

【0060】〔実施例 8〕有機高分子フィルムとし て、実施例7のポリイミドフィルムを用いた以外は、全 て実施例2と同様にしてアルミナセラミック配線基板上 に多層配線層を作製した後、ICチップを直接搭載しべ アチップ実装基板を作製した。その結果、実施例2と同 様に髙信頼性のベアチップ実装基板が得られた。

【0061】〔実施例 9〕有機高分子フィルムとし 10 て、実施例7のポリイミドフィルムを用いた以外は実施 例3と同様に多層配線基板を、実施例1の接着フィルム 2を用いてアルミナセラミック基板、ガラスセラミック 基板、ムライトセラミック基板上にそれぞれ接着し、さ らに I C チップを直接搭載した。

【0062】各基板に反りやクラック、層間剥離は認め られなかった。また、-65℃~+150℃のヒートサ イクル試験を100回行なった後においてもクラック、 層間剥離は認められなかった。

【0063】〔実施例 10〕有機高分子フィルムとし て、実施例7のポリイミドフィルムを用いた以外は全て 実施例4と同様に実施例1の接着フィルム2を用いてシ リコン基板上に接着し、さらにICチップを直接搭載し た。

【0064】シリコン基板に反りやクラック、層間剥離 は認められなかった。また、-65°~+150°Cのヒ ートサイクル試験を100回行なった後においてもクラ ック、層間剥離は認められなかった。

【0065】〔実施例 11〕有機高分子フィルムとし ブを直接搭載した。とれも同様に、シリコン基板にクラ 30 て、実施例7のポリイミドフィルムを用いた以外は、実 施例2と同様にシリコン基板上に多層配線基板を形成 し、さらにICチップを直接搭載した。得られた配線基 板は実施例5と同様に高信頼性を示した。

> 【0066】〔実施例 12〕有機高分子フィルムとし て、実施例7のポリイミドフィルムを用いた以外は実施 例6と同様に、実施例1の接着フィルム2を用いてアル ミニウム支持基板上に接着し、さらにICチップを直接 搭載した。その結果、本実施例で得られた配線基板は高 信頼性を示した。

[0067]

【発明の効果】本発明のベアチップ実装基板は、有機高 分子フィルムを用いた多層配線層の熱膨張が小さく抑え られているため、ICやセラミック基板との接着におい ても、クラックや剥離の発生がない高信頼性ものを提供 することができる。

【0068】従って本発明の多層配線基板は、ICを直 接搭載できるために、より【Cの高密度実装が可能とな り、かつ、有機高分子フィルムを用いたことにより信号 の伝送速度も速く、該ベアチップ実装基板を用いた電子

12

【図面の簡単な説明】

【図1】本発明一実施例の配線基板の断面模式図であ

11

【図2】本発明一実施例の配線基板の断面模式図であ る。

【図3】本発明一実施例の配線基板の断面模式図であ \*


**\* る。** 

【符号の説明】

1…フィルム、2…接着フィルム、3…導体配線、4… スルーホール、5…セラミック配線基板、6…ビアホー ル、7…チップ接合用バンプ、8… I Cチップ。

【図1】


図 1




1…フィルム 2…接着フィルム 3…**淖体配線** 4…スルーホール 7…チップ接合用パンプ 8… I C チップ

【図3】

図 3



[図2]



5…セラミック配線基板 6…ビアホール

フロントページの続き

(72)発明者 渡辺 隆二

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 大越 幸夫

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 鈴木 斉

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 鈴木 正博

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 平野 利則

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内